IPB

Здравствуйте, гость ( Вход | Регистрация )

8 страниц V  < 1 2 3 4 5 > »   
Ответить в данную темуНачать новую тему
> STрёмные кортексы, в пику некрочипу :)
Гость_MrYuran_*
сообщение 7.3.2012, 12:42
Сообщение #41





Гости






Цитата(GuruKiller @ 7.3.2012, 13:36) *
Разница между М0 и М3 очень слабая. Так что я, если что, выберу LPC11xxXL от NXP.

32кБ хватит на все smile.gif
Перейти в начало страницы
 
+Цитировать сообщение
Harbinger
сообщение 7.3.2012, 21:03
Сообщение #42


посіпака Хунти
Иконка группы

Группа: Мод
Сообщений: 16052
Регистрация: 21.11.2009
Из: Vinnitsa
Пользователь №: 11



Цитата(GuruKiller @ 7.3.2012, 12:36) *
Так что я, если что, выберу LPC11xxXL от NXP.

Да если бы они могли мерять фемтофарады, то да.
Я ж со своей колокольни. All-in-one smile.gif
В плане удельно-частотного токопотребления из армов вроде как гекконы на первом месте, а многие ли их тут видели?
Перейти в начало страницы
 
+Цитировать сообщение
Stanislav_GS
сообщение 7.3.2012, 23:14
Сообщение #43


Активный участник
***

Группа: Пользователи
Сообщений: 2220
Регистрация: 26.5.2010
Из: Московская обл.
Пользователь №: 165




Баран.


редактировал: orthodox
в результате редактирования
ни одно слово автора не пострадало
Перейти в начало страницы
 
+Цитировать сообщение
Stanislav_GS
сообщение 9.3.2012, 19:12
Сообщение #44


Активный участник
***

Группа: Пользователи
Сообщений: 2220
Регистрация: 26.5.2010
Из: Московская обл.
Пользователь №: 165



Цитата(Stanislav_GS @ 8.3.2012, 0:14) *

редактировал: orthodox
в результате редактирования
ни одно слово автора не пострадало
Если б ещё пояснил этому круторогому разницу фон-Неймановской и Гарвардской архитектур, я не был бы в претензии. smile.gif
Перейти в начало страницы
 
+Цитировать сообщение
orthodox
сообщение 9.3.2012, 19:16
Сообщение #45


ДИКТАТОР
Иконка группы

Группа: Мод
Сообщений: 22970
Регистрация: 20.11.2009
Из: Житомир
Пользователь №: 3



Цитата(Stanislav_GS @ 9.3.2012, 19:12) *
Пострадала цитата.

Увы, авторские права на цитируемое...
Ну, все и так знают...
Остаются за правообладателем...

Цитата(Stanislav_GS @ 9.3.2012, 19:12) *
Впрочем, если б объяснил этому круторогому, чем отличаются фон-Неймановская и Гарвардская архитектуры, я не был бы в претензии. smile.gif

Да для чего это объяснять именно в отношении кортексов?
Для другого чего - пожалуйста.
Но кортексы, вроде бы, при адресации ведут себя как
будто архитектура у них фон-неймановская, хотя физически она гарвардская...
Я ничего не напутал?
Перейти в начало страницы
 
+Цитировать сообщение
Stanislav_GS
сообщение 9.3.2012, 19:32
Сообщение #46


Активный участник
***

Группа: Пользователи
Сообщений: 2220
Регистрация: 26.5.2010
Из: Московская обл.
Пользователь №: 165



Цитата(orthodox @ 9.3.2012, 20:16) *
Но кортексы, вроде бы, при адресации ведут себя как
будто архитектура у них фон-неймановская, хотя физически она гарвардская...
Я ничего не напутал?
Напутал. То есть, всё:
http://infocenter.arm.com/help/index.jsp
Там есть свободная инфа по Кортексам.
Перейти в начало страницы
 
+Цитировать сообщение
orthodox
сообщение 9.3.2012, 20:18
Сообщение #47


ДИКТАТОР
Иконка группы

Группа: Мод
Сообщений: 22970
Регистрация: 20.11.2009
Из: Житомир
Пользователь №: 3



Цитата(Stanislav_GS @ 9.3.2012, 19:32) *
Напутал. То есть, всё:
http://infocenter.arm.com/help/index.jsp
Там есть свободная инфа по Кортексам.

Исключительно деловой разбор.
Отвечу тоже вкратце, пока удалось найти вот чего:
Цитата
Microcontrollers are characterized by having small amounts of program (flash memory) and data (SRAM) memory, with no cache, and take advantage of the Harvard architecture to speed processing by concurrent instruction and data access. The separate storage means the program and data memories can have different bit widths, for example using 16-bit wide instructions and 8-bit wide data. They also mean that instruction prefetch can be performed in parallel with other activities. Examples include, the AVR by Atmel Corp, the PIC by Microchip Technology, Inc. and the ARM Cortex-M3 processor (not all ARM chips have Harvard architecture).
Перейти в начало страницы
 
+Цитировать сообщение
Прохожий
сообщение 9.3.2012, 20:33
Сообщение #48


сундук
***

Группа: Пользователи
Сообщений: 4043
Регистрация: 21.11.2009
Из: Ростов-на Дону
Пользователь №: 15



Цитата(orthodox @ 9.3.2012, 21:18) *
Исключительно деловой разбор.

На самом деле эти два понятия уже давно слились.
И ничего не значат.
Если угодно подробностей - их есть у меня.
Перейти в начало страницы
 
+Цитировать сообщение
Stanislav_GS
сообщение 9.3.2012, 20:39
Сообщение #49


Активный участник
***

Группа: Пользователи
Сообщений: 2220
Регистрация: 26.5.2010
Из: Московская обл.
Пользователь №: 165



Цитата(orthodox @ 9.3.2012, 21:18) *
Исключительно деловой разбор.
Дык, дорогу осилят идущие.
А стоячим/лежачим нет смысла в уши свистеть.
По моей ссылке есть всё необходимое.

Цитата(orthodox @ 9.3.2012, 21:18) *
...Отвечу тоже вкратце, пока удалось найти вот чего:
Цитата
...and the ARM Cortex-M3 processor (not all ARM chips have Harvard architecture).
Ну, правильно.
Cortex-M3 имеет Гарвардскую архитектуру.
А Cortex-M0 - фон-Неймановскую.
Отношение аппаратных объёмов - примерно 4.
Только и всего.

Цитата(Прохожий @ 9.3.2012, 21:33) *
На самом деле эти два понятия уже давно слились.
И ничего не значат.
??? shok.gif

Цитата(Прохожий @ 9.3.2012, 21:33) *
...Если угодно подробностей - их есть у меня.
Давайте, интересно будет ознакомиться.
Перейти в начало страницы
 
+Цитировать сообщение
Прохожий
сообщение 9.3.2012, 21:14
Сообщение #50


сундук
***

Группа: Пользователи
Сообщений: 4043
Регистрация: 21.11.2009
Из: Ростов-на Дону
Пользователь №: 15



Цитата(Stanislav_GS @ 9.3.2012, 21:39) *
Давайте, интересно будет ознакомиться.

Хорошо.
Чисто практический подход.
В чем в этом плане разница между хранимыми в одной и той же памяти программами и данными по сравнению с тем вариантом, когда это добро хранится отдельно?
Особенно, если учесть, что у тех же PIC-ов есть возможность "увидеть" память программ, как память данных.
И можно ли назвать тот же PIC24 микроконтроллером с чисто Гарвардской архитектурой?
Или тот же Cortex M0 в варианте от NXP.
Да, архитектура Фон-Неймановская, но программа все равно во флеши в своем наперед заданном адресном пространстве.
Со всеми вытекающими недостатками этого дела, связанного с отсутсвием объемного кэш-а команд и длинным пипелайном.
Если говорить об инструментарии для тех же Cortex-ов, то при использовании того же Keil-а, разницы между М0 и М3 Вы не обнаружите.
Довод в разной длине команд и данных - не есть различие.
Команды i486 имеют переменную длину, но система на его основе - Фон-Неймановская.
ПМСМ, пришло время применять несколько иную классификацию архитектур.
Перейти в начало страницы
 
+Цитировать сообщение
Stanislav_GS
сообщение 9.3.2012, 21:39
Сообщение #51


Активный участник
***

Группа: Пользователи
Сообщений: 2220
Регистрация: 26.5.2010
Из: Московская обл.
Пользователь №: 165



Цитата(Прохожий @ 9.3.2012, 22:14) *
Хорошо.
Чисто практический подход.
В чем в этом плане разница между хранимыми в одной и той же памяти программами и данными по сравнению с тем вариантом, когда это добро хранится отдельно?
Скорость доступа, кэшируемость, распараллеливаемость, удобство аппаратного управления памятью, выборки и декодирования команд и т.д. - плюсы Гарвардской архитектуры
Минусы - дополнительные аппаратные затраты и менее эффективное использование объёма памяти, отсутствие возможности её перераспределения.

Цитата(Прохожий @ 9.3.2012, 22:14) *
...Особенно, если учесть, что у тех же PIC-ов есть возможность "увидеть" память программ, как память данных.
И можно ли назвать тот же PIC24 микроконтроллером с чисто Гарвардской архитектурой?
Или тот же Cortex M0 в варианте от NXP.
У микроконтроллеров архитектуры не бывает, МСМ. Во всяком случае, микроконтроллеры Кортекс мне неизвестны.
Она есть лишь у их основы - процессорного ядра (ARM называет его просто процессором).
Здесь речь идёт о Кортексах М0 и М3, которые такими процессорами и являются.
Об их отличиях - читайте доки ARMa.
Дальнейшее нет смысла обсуждать, до устаканивания дефиниций.

Цитата(Прохожий @ 9.3.2012, 22:14) *
...Если говорить об инструментарии для тех же Cortex-ов, то при использовании того же Keil-а, разницы между М0 и М3 Вы не обнаружите.
Это вообще из другой оперы.
Если не ошибаюсь, мы здесь обсуждаем аппаратные аспекты. А внешняя схожесть системы команд и сред разработки может ввести в заблуждение лишь тупоголовых ымбеддеров.

Цитата(Прохожий @ 9.3.2012, 22:14) *
...ПМСМ, пришло время применять несколько иную классификацию архитектур.
Вводите. Может быть, придётся кстати.
А пока что предлагаю пользоваться той, что есть.

Сообщение отредактировал Stanislav_GS - 9.3.2012, 21:47
Перейти в начало страницы
 
+Цитировать сообщение
orthodox
сообщение 9.3.2012, 21:49
Сообщение #52


ДИКТАТОР
Иконка группы

Группа: Мод
Сообщений: 22970
Регистрация: 20.11.2009
Из: Житомир
Пользователь №: 3



Цитата(Stanislav_GS @ 9.3.2012, 21:39) *
Если не ошибаюсь, мы здесь обсуждаем аппаратные аспекты.

Из чего это следует? Не из названия тему, тогда из чего же?
Перейти в начало страницы
 
+Цитировать сообщение
Прохожий
сообщение 9.3.2012, 22:10
Сообщение #53


сундук
***

Группа: Пользователи
Сообщений: 4043
Регистрация: 21.11.2009
Из: Ростов-на Дону
Пользователь №: 15



Цитата(Stanislav_GS @ 9.3.2012, 22:39) *
Скорость доступа, кэшируемость, распараллеливаемость, удобство аппаратного управления памятью и т.д. - плюсы Гарвардской архитектуры
Минусы - дополнительные аппаратные затраты и менее эффективное использование объёма памяти, отсутствие возможности её перераспределения.

Вы зря не обратили внимание на мое утверждение о том, что у крайних линеек МК от того же Микрочипа имеется возможность переключения режимов от Гарварда к Фон-Нейману.
Что полностью стирает всякие различия между этими концепциями.
Что же касается остального - все это возможно в обоих концепциях.
Ноги у этого дела растут из того факта, что на сегодняшний день мы имеем очень низкую скорость доступа к флэш даже при ее чтении, не говоря уже о записи.
Применение иных технологий для долговременного хранения программ/данных приводит к значительному удорожанию конструкции.
Цитата(Stanislav_GS @ 9.3.2012, 22:39) *
У микроконтроллеров архитектуры не бывает, МСМ. Во всяком случае, микроконтроллеры Кортекс мне неизвестны.
Она есть лишь у их основы - процессорного ядра (ARM называет его просто процессором).
Здесь речь идёт о Кортексах М0 и М3, которые такими процессорами и являются.
Об их отличиях - читайте доки ARMa.

Я достаточно много читал про ARM. И чем больше читал, тем меньше он мне нравился.
По сути, торжественное шествие ARM по головам эмбеддеров - продукт сговора нескольких электронных компаний.
Его архитектура - Load/Store - позавчерашний день.
Контроллер прерываний - слишком навороченный из-за непродуманности аппаратных решений.
Конкретная реализация, что у NXP, что у ST оставляет желать.
А архитектура у МК бывает.
Особенности ее проявляются, когда начинается привязка абстрактного контроллера прерываний и контроллера DMA к конкретной периферии.
Цитата(Stanislav_GS @ 9.3.2012, 22:39) *
Это вообще из другой оперы.
Если не ошибаюсь, мы здесь обсуждаем аппаратные аспекты. А внешняя схожесть системы команд и сред разработки может ввести в заблуждение лишь тупоголовых ымбеддеров.

Это все из одной оперы. И аспекты должны рассматриваться в комплексе.
Какой бы ни был архитектурно изумительный мотор, если нет программно-аппаратных средств его поддержки, то толку не будет.
Иными словами.
Если у МК нет бортовой периферии и средств разработки, то каким бы прогрессивным не был его мотор, применения он не найдет.
История офигительного ядра Тесей от Ангстрема - тому пример.
Цитата(Stanislav_GS @ 9.3.2012, 22:39) *
Вводите. Может быть, придётся кстати.
А пока что предлагаю пользоваться той, что есть.

Ничего вводить не собираюсь.
Ибо незачем.
А старик Оккам со своей бритвой требует устранения недоразумения в виде деления моторов относительно способа хранения программ и данных.
Перейти в начало страницы
 
+Цитировать сообщение
Stanislav_GS
сообщение 9.3.2012, 22:34
Сообщение #54


Активный участник
***

Группа: Пользователи
Сообщений: 2220
Регистрация: 26.5.2010
Из: Московская обл.
Пользователь №: 165



Цитата(orthodox @ 9.3.2012, 22:49) *
Из чего это следует? Не из названия тему, тогда из чего же?
Кортекс - аппаратная платформа. Из этого всё вытекает.
Про остальное я упоминал выше.

Цитата(Прохожий @ 9.3.2012, 23:10) *
Вы зря не обратили внимание на мое утверждение о том, что у крайних линеек МК от того же Микрочипа имеется возможность переключения режимов от Гарварда к Фон-Нейману.
Что полностью стирает всякие различия между этими концепциями.
Врать не буду - с мелкочипом не работал.
Однакоже, предположу, что это лишь эмуляция фон-Неймана при помощи довольно сложного и тормозного моста. Ядро при этом остаётся Гарвардским.
Если не так, прошу простить.
А если так - гибриды обсуждать не хочется.

PS. Посмотрел PIC24 ради интереса. Фон-Нейманом там и не пахнет:
http://www.microchip.com/pagehandler/en-us...cture/home.html
Цитата
Modified Harvard Architecture with separate Instruction and Data Bus
Может, пропустил чего?
В противном случае, уместно Вам бы предложить Микрочипу срочно устранить "недоразумение", а меня избавить от дискуссии на эту тему. :(

Цитата(Прохожий @ 9.3.2012, 23:10) *
...Что же касается остального - все это возможно в обоих концепциях.
Ноги у этого дела растут из того факта, что на сегодняшний день мы имеем очень низкую скорость доступа к флэш даже при ее чтении, не говоря уже о записи.
Это неверно.
Возьмите те же DSP. Там чистый Гарвард.
У Шарков, например, данные могут и по магистрали инструкций летать, если последние лежат в конвейере. Так достигается очень высокая скорость доступа к данным.
Относительно архитектуры в этой области давно нет никаких разночтений. Фон Нейман там не пляшет, даже с бубном. smile.gif

Цитата(Прохожий @ 9.3.2012, 23:10) *
...Я достаточно много читал про ARM. И чем больше читал, тем меньше он мне нравился.
Это уже другой вопрос, так же мало относящийся к делу.

Цитата(Прохожий @ 9.3.2012, 23:10) *
...А архитектура у МК бывает.
Особенности ее проявляются, когда начинается привязка абстрактного контроллера прерываний и контроллера DMA к конкретной периферии.
Придерживаюсь иного мнения, но здесь это не суть.

Цитата(Прохожий @ 9.3.2012, 23:10) *
Это все из одной оперы. И аспекты должны рассматриваться в комплексе.
Какой бы ни был архитектурно изумительный мотор, если нет программно-аппаратных средств его поддержки, то толку не будет.
Иными словами.
Если у МК нет бортовой периферии и средств разработки, то каким бы прогрессивным не был его мотор, применения он не найдет.
История офигительного ядра Тесей от Ангстрема - тому пример.
Не вижу смысла обсуждать эти аспекты, ибо флуд многостраничный будет гарантирован.
К особенностям структуры процессорных ядер это никак не относится.

Цитата(Прохожий @ 9.3.2012, 23:10) *
...Ничего вводить не собираюсь.
Ибо незачем.
А старик Оккам со своей бритвой требует устранения недоразумения в виде деления моторов относительно способа хранения программ и данных.
Ну, тогда его и попросите. А пока...
smile.gif
Перейти в начало страницы
 
+Цитировать сообщение
Прохожий
сообщение 10.3.2012, 1:35
Сообщение #55


сундук
***

Группа: Пользователи
Сообщений: 4043
Регистрация: 21.11.2009
Из: Ростов-на Дону
Пользователь №: 15



Цитата(Stanislav_GS @ 9.3.2012, 23:34) *
PS. Посмотрел PIC24 ради интереса. Фон-Нейманом там и не пахнет:
http://www.microchip.com/pagehandler/en-us...cture/home.html

Просто у этих МК есть следующая возможность:
Цитата
The data space can be addressed as 32K words or 64 Kbytes. The upper 32 Kbytes of the data space memory map can optionally be mapped into program space at any 16K program word boundary, which is a feature known as Program Space Visibility (PSV). The program to data space mapping feature lets any instruction access program space as if it were the data space, which is useful for storing data coefficients.

И если ее включить, то формально этот МК перестает быть Гарвардским в чистом виде.
Цитата
В противном случае, уместно Вам бы предложить Микрочипу срочно устранить "недоразумение", а меня избавить от дальнейших споров на эту тему. :(

Это не недоразумение, а фича. Устранять не надо. Я этим пользуюсь.
Цитата(Stanislav_GS @ 9.3.2012, 23:34) *
Это неверно.
Возьмите те же DSP. Там чистый Гарвард.
У Шарков, например, данные могут и по магистрали инструкций летать, если последние лежат в конвейере. Так достигается очень высокая скорость доступа к данным.
Относительно архитектуры в этой области давно нет никаких разночтений. Фон Нейман там не пляшет, хоть умрите. smile.gif

А кто мешает сделать многопортовой доступ к общей памяти программ/данных в концепции Фон-Неймана?
Отдельно магистраль данных и отдельно магистраль инструкций с одновременным доступом.
Перейти в начало страницы
 
+Цитировать сообщение
Stanislav_GS
сообщение 10.3.2012, 1:51
Сообщение #56


Активный участник
***

Группа: Пользователи
Сообщений: 2220
Регистрация: 26.5.2010
Из: Московская обл.
Пользователь №: 165



Цитата(Прохожий @ 10.3.2012, 2:35) *
Просто у этих МК есть следующая возможность:

И если ее включить, то формально этот МК перестает быть Гарвардским в чистом виде.
......
А кто мешает сделать многопортовой доступ к общей памяти программ/данных в концепции Фон-Неймана?
Отдельно магистраль данных и отдельно магистраль инструкций с одновременным доступом.
С подобным пониманием архитектуры ЦПУ нам, правда, дискутировать здесь больше не о чем. pardon.gif
Попробуйте поймать удачу в Микрочипе... авось, прислушаются к вашему Оккаму.

Сообщение отредактировал Stanislav_GS - 10.3.2012, 5:00
Перейти в начало страницы
 
+Цитировать сообщение
_pasha
сообщение 10.3.2012, 9:07
Сообщение #57


тот самый
Иконка группы

Группа: Мод
Сообщений: 13083
Регистрация: 24.11.2009
Из: Харьковская обл., UA
Пользователь №: 25



Цитата(Прохожий @ 9.3.2012, 21:14) *
Особенно, если учесть, что у тех же PIC-ов есть возможность "увидеть" память программ, как память данных.
И можно ли назвать тот же PIC24 микроконтроллером с чисто Гарвардской архитектурой?

Раз выполнить код из ОЗУ низзя, значит - можно.
Перейти в начало страницы
 
+Цитировать сообщение
Stanislav_GS
сообщение 10.3.2012, 12:51
Сообщение #58


Активный участник
***

Группа: Пользователи
Сообщений: 2220
Регистрация: 26.5.2010
Из: Московская обл.
Пользователь №: 165



Цитата(GuruKiller @ 10.3.2012, 9:27) *
Стасик, опять насмешил. Я ж эти армы знаю как свои 5 пальцев не в теории как некоторые, а на практике.
rofl.gif
Дальше ARM7-го - хрен поверю. Это твой потолок.
Здесь речь шла о конкретных Кортексах. А ты, Г.о.в.н.ю.к, их не знаешь, ни в теории, ни на практике.

Цитата(GuruKiller @ 10.3.2012, 9:27) *
...Даже тема была с моим участием на элхе "RISC - отстой?" в старом офтопике, которую Ваган удалил/спрятал, за что ему большое спасибо.
Ога, баранину читать ему, наверно, надоело. biggrin.gif

Цитата(GuruKiller @ 10.3.2012, 9:27) *
Проясню кое-что. В том контексте (потребления) имелось ввиду выгодность применения именно М0...
Точно. Как я сразу не заметил:
Цитата(GuruKiller @ 7.3.2012, 13:36) *
Разница между М0 и М3 очень слабая...
?
biggrin.gif


-----------------------------------------------------

Цитата(_pasha @ 10.3.2012, 10:07) *
Раз выполнить код из ОЗУ низзя, значит - можно.
Из памяти данных, если быть точным.
Ядро у PIC24 чисто гарвардское, в доках всё описано прекрасно.
Перейти в начало страницы
 
+Цитировать сообщение
_pasha
сообщение 10.3.2012, 14:02
Сообщение #59


тот самый
Иконка группы

Группа: Мод
Сообщений: 13083
Регистрация: 24.11.2009
Из: Харьковская обл., UA
Пользователь №: 25



Цитата(Stanislav_GS @ 10.3.2012, 12:51) *
Из памяти данных, если быть точным.

А с термином "память данных" как раз засада, потому что она отображается и в пзушную память программ. Лично я не люблю говорить про "память данных" еще с х51.
Перейти в начало страницы
 
+Цитировать сообщение
Прохожий
сообщение 10.3.2012, 14:47
Сообщение #60


сундук
***

Группа: Пользователи
Сообщений: 4043
Регистрация: 21.11.2009
Из: Ростов-на Дону
Пользователь №: 15



Цитата(Stanislav_GS @ 10.3.2012, 2:51) *
С подобным пониманием архитектуры ЦПУ нам, правда, дискутировать здесь больше не о чем. pardon.gif
Попробуйте поймать удачу в Микрочипе... авось, прислушаются к вашему Оккаму.

Я не хотел нарушать Вашу достаточно оригинальную картину видения мира, но Cortex M3 - Фон-Неймановская машина.
Чего бы там не утверждали маркетологи из ARM.
Для того, чтобы в этом убедиться - заглянем сюда.
Как видно из рисунка, вся память экспонируется юзеру как единое адресное пространство.
Что уже формально противоречит Гарвардской концепции.
Практически все сегменты памяти, кроме специализированных и сегмента Code, доступны через одну, общую для команд и данных, системную шину.
Опять же не Гарвард явно.
И лишь для сегмента Code мы имеем две шины ICode и DCode для команд и для данных соответственно.
И если при реализации этот сегмент будет состоять из сплошной RAM - результат будет Фон-Неймановским.
Перейти в начало страницы
 
+Цитировать сообщение

8 страниц V  < 1 2 3 4 5 > » 
Ответить в данную темуНачать новую тему
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 



Текстовая версия Сейчас: 18.8.2018, 10:42